逻辑器件运行期间发生的错误将直接影响其计算可靠性，这是分子计算发展中需要解决的关键问题。另外，级联电路设计非常复杂，并且每个单元的稳定性不理想，这可能导致传输信息的失真。本文提出在分子级联电路中应用冗余模块，它可以跟踪每个级别门的输出。根据冗余设计思想，我们建立了输出链和冗余链之间的伴随关系。冗余报告模块在报告冗余链时生成与报告输出链的等效信息，因此它记录了先前逻辑门的状态。中间电路输出的备份有效地验证了最终计算结果的可靠性。当计算结果错误时，它还可以帮助找到电路的错误位置，从而改善电路设计。

        感谢国家自然科学基金（21605104）和深圳市科技基金会（JCYJ20170817101123812）对这项工作的资金支持。